阶梯浅沟槽隔离结构LDMOS耐压机理的研究

Chinese

您当前的位置：

首页 >

文章列表页 >

更新时间：2026-09-04

- 阶梯浅沟槽隔离结构LDMOS耐压机理的研究
- Research on Breakdown Mechanism of LDMOS with Step Shallow Trench Isolation in the Drift Region
- 微电子学与计算机 2011年28卷第2期页码：56-60
- 作者机构：
  
  1. 1 东南大学苏州研究院高频高功率器件与集成技术研究中心,江苏,苏州,215123
  2. 2 东南大学国家ASIC系统工程技术研究中心,江苏,南京,210096
  3. 3 瑞典皇家工学院电子系统系,斯德哥尔摩,16440
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2011
- 稿件说明：
移动端阅览
陈文兰, 孙晓红, 胡善文, 陈强, 高怀. 阶梯浅沟槽隔离结构LDMOS耐压机理的研究[J]. 微电子学与计算机, 2011, 28(2): 56-60.

CHEN Wen-lan, SUN Xiao-hong, HU Shan-wen, et al. Research on Breakdown Mechanism of LDMOS with Step Shallow Trench Isolation in the Drift Region[J]. 2011, 28(2): 56-60.
陈文兰, 孙晓红, 胡善文, 陈强, 高怀. 阶梯浅沟槽隔离结构LDMOS耐压机理的研究[J]. 微电子学与计算机, 2011, 28(2): 56-60. DOI：

CHEN Wen-lan, SUN Xiao-hong, HU Shan-wen, et al. Research on Breakdown Mechanism of LDMOS with Step Shallow Trench Isolation in the Drift Region[J]. 2011, 28(2): 56-60. DOI：

提出了一种具有阶梯浅沟槽隔离结构的LDMOS.阶梯浅沟槽结构增加了漂移区的有效长度

改善了表面电场及电流的分布

从而提高了器件的击穿电压.借助器件模拟软件Silvaco对沟槽深度、栅长及掺杂浓度等工艺参数进行了优化设计.结果表明

在保证器件面积不变的条件下

新结构较单层浅沟槽隔离结构LDMOS击穿电压提升36%以上

而导通电阻降低14%.

A novel LDMOSFET with Step Shallow Trench Isolation(SSTI) in the drift region is proposed． With this design

the effective length of drift region is increased

and the surface electrical field becomes more uniformly distributed

resulting in a higher breakdown voltag e. The device trench depth

gate length and doping concentration are further optimized. In computer simulation

when compared with a Monolayer-STI LDMOS(MSTI-LDMOS) with the same area

the breakdown voltage of the new device is 36% higher

and has a 14% lower on-resistance.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

大模型发展综述：从BERT到Deepseek的技术演进

基于区块链的AI生成内容溯源框架设计研究

基于反向体偏置的高增益稳定性高温运放设计

基于多尺度融合与小目标增强的航拍车辆检测算法

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真