CMOS门电路电磁信息泄漏评估

丁国良; 常小龙; 陈家文; 武翠霞

Chinese

您当前的位置：

首页 >

文章列表页 >

CMOS门电路电磁信息泄漏评估

更新时间：2026-09-04

- CMOS门电路电磁信息泄漏评估
- The Electromagnetic Information Leakage Evaluation on Basic CMOS Gate
- 微电子学与计算机 2011年28卷第5期页码：67-70
- 作者机构：
  
  1. 1 军械工程学院计算机工程系,河北,石家庄,050003
  2. 2 河北工业大学,天津,300130
- 作者简介：
- 基金信息：
  
  国家“八六三”计划项目(2007AA01Z454)
- DOI：
  中图分类号：
- 纸质出版：2011
- 稿件说明：
移动端阅览
丁国良, 常小龙, 陈家文, 武翠霞. CMOS门电路电磁信息泄漏评估[J]. 微电子学与计算机, 2011, 28(5): 67-70.

DING Guo-liang, CHANG Xiao-long, CHEN Jia-wen, et al. The Electromagnetic Information Leakage Evaluation on Basic CMOS Gate[J]. 2011, 28(5): 67-70.
丁国良, 常小龙, 陈家文, 武翠霞. CMOS门电路电磁信息泄漏评估[J]. 微电子学与计算机, 2011, 28(5): 67-70. DOI：

DING Guo-liang, CHANG Xiao-long, CHEN Jia-wen, et al. The Electromagnetic Information Leakage Evaluation on Basic CMOS Gate[J]. 2011, 28(5): 67-70. DOI：

摘要

通过将CMOS工艺中的导线转化为电偶极子模型

提出了一种对CMOS工艺的门电路进行电磁信息泄漏评估的方法.仿真实验采用TSMC0.18μm工艺

实现了基于单轨逻辑以及SABL双轨逻辑的与非门

并用提出的评估方法对门电路的电磁信息泄漏进行评估.仿真结果表明

该评估方法能够对CMOS门电路的电磁信息泄漏程度进行量化评估

同时还表明了双轨门电路电磁信息泄漏弱于单轨门电路.

Abstract

A method of evaluating electromagnetic information leakage of the CMOS gate circuit was presented by changing the lead in CMOS technology into dipole model.The simulation adopted TSMC0.18 μm process technology

and implemented the NAND gate based single rail logic and SABL double rail logic

meanwhile

the electromagnetic information leakage was evaluated by the given method.The results showed that this method was able to quantitative evaluate the electromagnetic information leakage of the CMOS gate

and that the electromagnetic information leakage of double rail logic gate was much weaker than single logic gate.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

超低功耗实时时钟电路的设计

注意力机制与改进密集卷积引导的信息隐藏模型

大模型发展综述：从BERT到Deepseek的技术演进

基于改进RT-DETR的航拍小目标检测算法

V型沟槽SiC中子探测器的蒙特卡洛分析