采样可选择的FPGA片内逻辑分析仪设计方法

Chinese

您当前的位置：

首页 >

文章列表页 >

更新时间：2026-09-04

- 采样可选择的FPGA片内逻辑分析仪设计方法
- Design of an Sampling Selectable FPGA Embedded Logic Analyzer
- 微电子学与计算机 2012年29卷第2期页码：59-64
- 作者机构：
  
  1. 1 中国科学院机构电子学研究所可编程芯片与系统研究室,北京,100190
  2. 2 中国科学院研究生院,北京,100049
- 作者简介：
- 基金信息：
  
  国家重大科学研究计划(2001CB933202)
- DOI：
  中图分类号：
- 纸质出版：2012
- 稿件说明：
移动端阅览
谭宜涛, 杨海钢, 周发标, 张茉莉, 路宝珠. 采样可选择的FPGA片内逻辑分析仪设计方法[J]. 微电子学与计算机, 2012, 29(2): 59-64.

TAN Yi-tao, YANG Hai-gang, ZHOU Fa-biao, et al. Design of an Sampling Selectable FPGA Embedded Logic Analyzer[J]. 2012, 29(2): 59-64.
谭宜涛, 杨海钢, 周发标, 张茉莉, 路宝珠. 采样可选择的FPGA片内逻辑分析仪设计方法[J]. 微电子学与计算机, 2012, 29(2): 59-64. DOI：

TAN Yi-tao, YANG Hai-gang, ZHOU Fa-biao, et al. Design of an Sampling Selectable FPGA Embedded Logic Analyzer[J]. 2012, 29(2): 59-64. DOI：

针对大容量的信号采样时片内逻辑分析仪存储器资源紧张的情况

本文提出了一种采样可选择的FPGA片内逻辑分析仪的设计方法.本方法通过布局布线约束实现JTAG硬核的复用

并利用JTAG硬核修改FPGA内寄存器实现采样信号的重新选择.测试结果表明

与某商用工具相比

根据该方法实现的片内逻辑分析仪对采样信号进行N分组后

在同等条件下所需的片内存储资源降低到1/N

同时设计时序的稳定性得以保证.

This paper proposes a design method of FPGA embedded logic analyzer for large storage in which the sample signals can be reselected.In this method

the JTAG hard core can be reused by constraining the placement and routing

and the sample signals can be reselected by changing the configurable registers via JTAG hard core.According to the measurement results

compared with the commercial tools

the demand of the embedded RAM resource can be reduced to the amount of 1/N which N equals the number of the sample groups

and the timing stability can be kept in observing the different signals.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种基于共享缓存的星载数据交换架构设计

5G定位算法的FPGA加速设计研究

YOLO目标检测后处理算法的优化和硬件加速

基于FPGA的H.264可变块运动估计算法的优化及实现

基于TRNG与PUF集成结构的安全加密认证系统