一种采用斩波-稳零技术的低功耗Delta-Sigma调制器的设计

范军; 黑勇; 陈铖颖

Chinese

您当前的位置：

首页 >

文章列表页 >

一种采用斩波-稳零技术的低功耗Delta-Sigma调制器的设计

更新时间：2026-09-04

- 一种采用斩波-稳零技术的低功耗Delta-Sigma调制器的设计
- The Design of Low-Power Delta-Sigma Modulator Utilizing Chopper-Stabilization Technique
- 微电子学与计算机 2011年28卷第11期页码：76-80
- 作者机构：
  
  中国科学院机构微电子研究所,北京,100029
- 作者简介：
- 基金信息：
  
  中国科学院知识创新工程科技创新项目(YOYF052001)
- DOI：
  中图分类号：
- 纸质出版：2011
- 稿件说明：
移动端阅览
范军, 黑勇, 陈铖颖. 一种采用斩波-稳零技术的低功耗Delta-Sigma调制器的设计[J]. 微电子学与计算机, 2011, 28(11): 76-80.

FAN Jun, HEI Yong, CHEN Cheng-ying. The Design of Low-Power Delta-Sigma Modulator Utilizing Chopper-Stabilization Technique[J]. 2011, 28(11): 76-80.
范军, 黑勇, 陈铖颖. 一种采用斩波-稳零技术的低功耗Delta-Sigma调制器的设计[J]. 微电子学与计算机, 2011, 28(11): 76-80. DOI：

FAN Jun, HEI Yong, CHEN Cheng-ying. The Design of Low-Power Delta-Sigma Modulator Utilizing Chopper-Stabilization Technique[J]. 2011, 28(11): 76-80. DOI：

摘要

采用TSMC 0.18m CMOS混合信号1P6M工艺实现了一种应用于信号检测系统的低功耗Delta-Sigma调制器.该调制器采用单环积分器级联反馈(CIFB)结构降低了电路的复杂度

并采用Chopper-Stabilization技术降低了系统的直流失调和1/f噪声

提高了电路的低频特性.调制器采用1.8V电源电压

整体功耗仅为2mW

版图尺寸1.25×1.3mm.仿真结果表明

该调制器在50kHz信号带宽范围内

可以达到92dB的信噪失真比

99.3dB的动态范围和15bits的有效位数

满足传感器信号检测系统的要求.

Abstract

A low-power Delta-Sigma modulator for system of signal detection is presented

which is implemented in TSMC 0.18m 1P6M CMOS mixed-mode signal process.The modulator adopts structure of Cascaded of Integrator FeedBack (CIFB) for low complexity and chopper-stabilization technique for improvement of dc-offset and 1/f noise characterization.The power dissipation of modulator is 2mW at supply of 1.8V

the dimension of whole layout is 1.25×1.3 mm.The post-simulation of modulator shows that 92dB SNDR and 99.3dB SFDR and 15bits ENOB have been achieved within bandwidth of 50 kHz.The modulator is suitable for signal detection system of sensor.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

一种基于特征上下文理解与切片分析的肺结核检测算法

基于多尺度融合与小目标增强的航拍车辆检测算法

基于改进RT-DETR的航拍小目标检测算法

基于反向体偏置的高增益稳定性高温运放设计