0.13微米CMOS双通道超宽带低噪声放大器设计

Chinese

您当前的位置：

首页 >

文章列表页 >

更新时间：2026-09-04

- 0.13微米CMOS双通道超宽带低噪声放大器设计
- 0.13μm CMOS Dual-Channel UWB LNA Design
- 微电子学与计算机 2012年29卷第10期页码：37-41
- 作者机构：
  
  西安电子科技大学微电子学院,陕西,西安,710071
- 作者简介：
- 基金信息：
  
  中央高校基本科研业务费(K50510250010)
- DOI：
  中图分类号：
- 纸质出版：2012
- 稿件说明：
移动端阅览
张弘, 梁元. 0.13微米CMOS双通道超宽带低噪声放大器设计[J]. 微电子学与计算机, 2012, 29(10): 37-41,46.

ZHANG Hong, LIANG Yuan. 0.13μm CMOS Dual-Channel UWB LNA Design[J]. 2012, 29(10): 37-41.
张弘, 梁元. 0.13微米CMOS双通道超宽带低噪声放大器设计[J]. 微电子学与计算机, 2012, 29(10): 37-41,46. DOI：

ZHANG Hong, LIANG Yuan. 0.13μm CMOS Dual-Channel UWB LNA Design[J]. 2012, 29(10): 37-41. DOI：

本文设计了一款超宽带低噪声放大器

并对设计流程进行分析仿真.该低噪放采用双通道结构

有效的输入阻抗匹配、平稳的增益和低噪声等性能可以同时实现.应用ADS工具TSMC 0.13μm CMOS工艺库的仿真结果表明

其最大功率增益为14.2dB

在8GHz频点的ⅡP3为-4dBm

输入、输出反射系数分别小于-10.2dB和-10.89dB

噪声指数单调下降到1.46dB

并且总功耗和带内最大增益摆幅较低.

In this paper

the design and simulation of an ultra-wide band CMOS low noise amplifier (LNA) is reported.By using of dual-Channel topology

the input matching and flat gain as well as low noise are achieved simultaneously.The LNA was simulated by ADS TSMC 0.13 μm CMOS design kit

obtaining a maximum gain of 14.2dB and ⅡP3 of-4dBm at around 8GHz.The input return loss is under-10.2dB

meanwhile output counterpart better than-10.89dB.The noise figure (NF) falls to 1.46dB monotonically

and the whole hierarchy consumes fair low power and maximum gain rippling is low.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

面向处理器分支预测单元的Spectre攻击轻量化防御方法

大模型发展综述：从BERT到Deepseek的技术演进

注意力机制与改进密集卷积引导的信息隐藏模型

一种用于极低压boost系统的高效率电荷泵

超低功耗实时时钟电路的设计