并行行旁路乘法器的设计与实现

商丽卫; 刘耀军

Chinese

您当前的位置：

首页 >

文章列表页 >

并行行旁路乘法器的设计与实现

更新时间：2026-09-04

- 并行行旁路乘法器的设计与实现
- A Design and Implementation of Parallel Row Bypassing Multiplier
- 微电子学与计算机 2012年29卷第8期页码：134-137
- 作者机构：
  
  1. 太原科技大学机构计算机科学与技术学院,山西,太原,030024
  2. 太原师范学院机构计算机科学与技术系,山西,太原,030012
- 作者简介：
- 基金信息：
  
  山西省重点学科专项基金项目-加权自动机在信息处理中的应用(20101029)
- DOI：
  中图分类号：
- 纸质出版：2012
- 稿件说明：
移动端阅览
商丽卫, 刘耀军. 并行行旁路乘法器的设计与实现[J]. 微电子学与计算机, 2012, 29(8): 134-137.

SHANG Li-wei, LIU Yao-jun. A Design and Implementation of Parallel Row Bypassing Multiplier[J]. 2012, 29(8): 134-137.
商丽卫, 刘耀军. 并行行旁路乘法器的设计与实现[J]. 微电子学与计算机, 2012, 29(8): 134-137. DOI：

SHANG Li-wei, LIU Yao-jun. A Design and Implementation of Parallel Row Bypassing Multiplier[J]. 2012, 29(8): 134-137. DOI：

摘要

为了进一步降低乘法器运算过程中的延迟

减少功耗

在行旁路乘法器的基础上进一步优化

提出一种并行行旁路(PRB)乘法器

并用有限状态机进行了实现.在行旁路的基础上

通过对乘数进行重新编码并行输出部分积

使乘法运算中产生的部分积数量减少

提高运算速度;利用有限状态机实现PRB乘法器

有效减少了电路中逻辑元件的数量

降低了功耗.在Quartus平台上进行的仿真表明PRB乘法器在整体性能上有较大的改善.

Abstract

In order to reduce the delay and power during multiplying

a Parallel Row Bypassing (PRB) multiplier based on the row bypassing multiplier was designed in this paper.It can greatly reduce the number of partial products and the operating delay by recoding the multiplier and parallel outputting the partial products.For decreasing the logic units and reducing the power

the PRB multiplier was implemented by the finite state automaton.This design was simulated in Quartus

and the simulation result shows that the PRB multiplier has a great improvement in the whole performance.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

超低功耗实时时钟电路的设计

基于多尺度融合与小目标增强的航拍车辆检测算法

一种用于极低压boost系统的高效率电荷泵

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

一种基于特征上下文理解与切片分析的肺结核检测算法