片上Flash测试接口的设计

杨阳; 宋明歆; 朱学亮

Chinese

您当前的位置：

首页 >

文章列表页 >

片上Flash测试接口的设计

更新时间：2026-09-04

- 片上Flash测试接口的设计
- Test Interface Design for On-chip Flash
- 微电子学与计算机 2013年30卷第12期页码：100-103
- 作者机构：
  
  1. 哈尔滨理工大学机构,黑龙江,哈尔滨,150080
  2. 中国电子科技集团第58研究所,江苏,无锡,214000
- 作者简介：
- 基金信息：
  
  2011年度黑龙江省青年科学基金（QC2011C087）
- DOI：
  中图分类号：
- 纸质出版：2013
- 稿件说明：
移动端阅览
杨阳, 宋明歆, 朱学亮. 片上Flash测试接口的设计[J]. 微电子学与计算机, 2013, 30(12): 100-103.

YANG Yang, SONG Ming-xin, ZHU Xueliang. Test Interface Design for On-chip Flash[J]. 2013, 30(12): 100-103.
杨阳, 宋明歆, 朱学亮. 片上Flash测试接口的设计[J]. 微电子学与计算机, 2013, 30(12): 100-103. DOI：

YANG Yang, SONG Ming-xin, ZHU Xueliang. Test Interface Design for On-chip Flash[J]. 2013, 30(12): 100-103. DOI：

摘要

提出了一种DSP上嵌入式Flash存储器的测试接口设计。结合对Flash IP 接口分析以及测试的要求，实现了测试接口引脚复用设计和接口逻辑转换的设计，设计在减少测试引脚数量的同时准确并完整地实现了对片上Flash的测试，满足了设计的可测试性。通过NCsim仿真验证，设计达到了测试要求，并成功应用于一款32位定点DSP芯片中。

Abstract

A new kind of test interface for embedded Flash IP of DSP on chip is presented in this paper.By analyzing the interface of Flash IP and the test requirement

we realize the pin multiplexing logic design and the address/data converter logic design.The design reduces the number of test pins while accurately and completely test the on-chip Flash

meeting testability of the design. Simulation by Ncsim

the design meet the testing requirements

and successfully applied to a 32-bit fixed-point DSP.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

低功耗设计的双链电源关断策略的实现与验证

大模型发展综述：从BERT到Deepseek的技术演进

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

一种用于极低压boost系统的高效率电荷泵

注意力机制与改进密集卷积引导的信息隐藏模型