一种12位100MSPS采样保持电路的设计

孙振亚; 徐双恒; 陈华; 眭志凌; 闫小艳

Chinese

您当前的位置：

首页 >

文章列表页 >

一种12位100MSPS采样保持电路的设计

更新时间：2026-09-04

- 一种12位100MSPS采样保持电路的设计
- Design of a 12-bit 1000MSPS CMOS Sample and Hold Circuit
- 微电子学与计算机 2013年30卷第5期页码：112-116
- 作者机构：
  
  电子科技大学电子薄膜与集成器件国家重点实验室机构,四川,成都,610054
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2013
- 稿件说明：
移动端阅览
孙振亚, 徐双恒, 陈华, 眭志凌, 闫小艳. 一种12位100MSPS采样保持电路的设计[J]. 微电子学与计算机, 2013, 30(5): 112-116.

SUN Zhen-ya, XU Shuang-heng, CHEN Hua, et al. Design of a 12-bit 1000MSPS CMOS Sample and Hold Circuit[J]. 2013, 30(5): 112-116.
孙振亚, 徐双恒, 陈华, 眭志凌, 闫小艳. 一种12位100MSPS采样保持电路的设计[J]. 微电子学与计算机, 2013, 30(5): 112-116. DOI：

SUN Zhen-ya, XU Shuang-heng, CHEN Hua, et al. Design of a 12-bit 1000MSPS CMOS Sample and Hold Circuit[J]. 2013, 30(5): 112-116. DOI：

摘要

基于0.13m/3.3V CMOS工艺

设计了一种用于12bit 100MSPS Pipeline ADC的采样保持(S/H)电路.采用具有高线性度双边对称的无馈通自举采样开关

获得高增益、宽带宽的跨导前馈补偿共源共栅两级全差分跨导放大器

以及能显著降低增益误差的相关双采样S/H拓扑结构来搭建S/H电路.仿真结果表明:当在11.27MHz的输入信号

111MHz的采样信号下

该S/H电路无杂散动态范围(SFDR)86.4dB

功耗为32mW.

Abstract

A 12bit 100 MSPS pipelined analog--to digital converter (ADC) sample and hold circuit is designed based 0. 13m/3. 3V CMOS process. In this circuit

a high linearity Double Side Symmetrical No Feed Through (DSSNFT) bootstrapped switch

a high gain wide bandwidth Cascode Transconductance Feed Forward (CTFF) compensation two-stage fully differential OTA and a low gain--error correlated double sampling S/H topology structure are used to build S/H circuit. The simulation results show that SFDR can reach 86. 4dB with input signal 11.27MHz and sample signal 111MHz. Power consumption is about 32mW at a 3.3V supply.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

大模型发展综述：从BERT到Deepseek的技术演进

基于改进RT-DETR的航拍小目标检测算法

基于反向体偏置的高增益稳定性高温运放设计

一种基于特征上下文理解与切片分析的肺结核检测算法

基于多尺度融合与小目标增强的航拍车辆检测算法