多通道信号并行采集和万兆高速传输系统设计

胡升泽; 包卫东

Chinese

您当前的位置：

首页 >

文章列表页 >

多通道信号并行采集和万兆高速传输系统设计

更新时间：2026-09-04

- 多通道信号并行采集和万兆高速传输系统设计
- Multi-channel Parallel Signal Acquisition and 10G High-speed Transmission System
- 微电子学与计算机 2014年31卷第6期页码：30-35
- 作者机构：
  
  国防科学技术大学信息系统工程重点实验室,湖南,长沙,410073
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2014
- 稿件说明：
移动端阅览
胡升泽, 包卫东. 多通道信号并行采集和万兆高速传输系统设计[J]. 微电子学与计算机, 2014, 31(6): 30-35.

HU Sheng-ze, BAO Wei-dong. Multi-channel Parallel Signal Acquisition and 10G High-speed Transmission System[J]. 2014, 31(6): 30-35.
胡升泽, 包卫东. 多通道信号并行采集和万兆高速传输系统设计[J]. 微电子学与计算机, 2014, 31(6): 30-35. DOI：

HU Sheng-ze, BAO Wei-dong. Multi-channel Parallel Signal Acquisition and 10G High-speed Transmission System[J]. 2014, 31(6): 30-35. DOI：

摘要

给出了以高性能FPGA和DSP为核心实现的并行信号采集和万兆高速传输系统，通过5片ADC芯片的分时采集和误差校正实现了2.5 Gsps多通道信号高精度并行采集，基于交换路由芯片实现了万兆串行RapidIO互连.基于FPGA逻辑实现以Farrow结构分数延时滤波器为核心的定时误差校正算法；配置DSP高速串口、FPGA GTX收发器和路由芯片实现了可扩展的高速通信机制，优化实现了高性能DSP的信号处理.

Abstract

This paper presents an embedded Multi-channel Parallel Signal Acquisition and 10G High-speed Transmission System using TI TMS320C6455 DSP and Virtex5 FPGA

which can achieve 2.5 Gsps five-channel -time-interleaved Parallel Signal Acquisition and 10G RapidIO routing. The sample-timing error algorithm of signal reconstruction based Farrow filter is realized in FPGA

and by configure the high-speed serial port and the routing chip the high-speed communication mechanism can be extended. By analyzing the hardware architecture and resource of embedded platform

the efficient DSP-based compute is described.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

一种基于特征上下文理解与切片分析的肺结核检测算法

大模型发展综述：从BERT到Deepseek的技术演进

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

基于反向体偏置的高增益稳定性高温运放设计