数字自校准12-bitSAR-ADC的系统级设计与仿真

陈笑; 魏廷存; 刘伟

Chinese

您当前的位置：

首页 >

文章列表页 >

数字自校准12-bitSAR-ADC的系统级设计与仿真

更新时间：2026-09-04

- 数字自校准12-bitSAR-ADC的系统级设计与仿真
- The System-level Design and Simulation of Digital Self-calibrating 12-bit SAR-ADC
- 微电子学与计算机 2014年31卷第7期页码：73-76
- 作者机构：
  
  西北工业大学计算机学院,陕西,西安,710065
- 作者简介：
- 基金信息：
  
  国家自然科学基金(61376034)
- DOI：
  中图分类号：
- 纸质出版：2014
- 稿件说明：
移动端阅览
陈笑, 魏廷存, 刘伟. 数字自校准12-bitSAR-ADC的系统级设计与仿真[J]. 微电子学与计算机, 2014, 31(7): 73-76,83.

CHEN Xiao, WEI Ting-cun, LIU Wei. The System-level Design and Simulation of Digital Self-calibrating 12-bit SAR-ADC[J]. 2014, 31(7): 73-76.
陈笑, 魏廷存, 刘伟. 数字自校准12-bitSAR-ADC的系统级设计与仿真[J]. 微电子学与计算机, 2014, 31(7): 73-76,83. DOI：

CHEN Xiao, WEI Ting-cun, LIU Wei. The System-level Design and Simulation of Digital Self-calibrating 12-bit SAR-ADC[J]. 2014, 31(7): 73-76. DOI：

摘要

逐次逼近模数转换器(SAR-ADC)具有低功耗和小面积的特点.针对12-bit SAR-ADC

对其中的电阻-电容式DAC的输出电压误差进行了分析

并给出了相应的校准算法

以提高SAR-ADC的精度.基于该电路结构和校准算法

搭建了MATLAB/Simulink系统级模型

经仿真验证

校准后ADC的静态特性和动态特性均得到了显著改善

DNL和INL分别减小约1LSB和2LSB

ENOB约增加1bit.

Abstract

Successive-Approximation-Register Analog-to-Digital Converter (SAR ADC) has the characteristics of low power consumption and small area.In this paper

for the 12-bit SAR-ADC

the output voltage errors of the built-in C-R DAC are analyzed

and the corresponding calibration algorithm is proposed to improve the precision of the SARADC.Based on the circuit structure of 12-bit SAR-ADC and the calibration algorithm

the MATLAB/Simulink system-level model is established.The simulation results show that

the static and dynamic properties of SAR-ADC are significantly improved

the DNL and INL are decreased about 1LSB and 2LSB

respectively

and the ENOB is increased about 1bit.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种用于极低压boost系统的高效率电荷泵

低功耗设计的双链电源关断策略的实现与验证

超低功耗实时时钟电路的设计

基于监控指标关联性的微服务异常检测

注意力机制与改进密集卷积引导的信息隐藏模型