一种多通道ARINC429总线协议IP核的设计与实现

魏永升; 向新; 王占领

Chinese

您当前的位置：

首页 >

文章列表页 >

一种多通道ARINC429总线协议IP核的设计与实现

更新时间：2026-09-04

- 一种多通道ARINC429总线协议IP核的设计与实现
- Design and Research Implementation of Multichannel ARINC429 Bus Protocol IP Core
- 微电子学与计算机 2014年31卷第3期页码：78-81
- 作者机构：
  
  1. 1 空军工程大学机构航空航天工程学院,陕西,西安,710038
  2. 2 北空航管中心,北京,100061
- 作者简介：
- 基金信息：
  
  航空科学基金（20101996009）
- DOI：
  中图分类号：
- 纸质出版：2014
- 稿件说明：
移动端阅览
魏永升, 向新, 王占领. 一种多通道ARINC429总线协议IP核的设计与实现[J]. 微电子学与计算机, 2014, 31(3): 78-81.

WEI Yong-sheng, XIANG Xin, WANG Zhan-ling. Design and Research Implementation of Multichannel ARINC429 Bus Protocol IP Core[J]. 2014, 31(3): 78-81.
魏永升, 向新, 王占领. 一种多通道ARINC429总线协议IP核的设计与实现[J]. 微电子学与计算机, 2014, 31(3): 78-81. DOI：

WEI Yong-sheng, XIANG Xin, WANG Zhan-ling. Design and Research Implementation of Multichannel ARINC429 Bus Protocol IP Core[J]. 2014, 31(3): 78-81. DOI：

摘要

设计了基于FPGA的ARINC429总线协议IP核.给出了IP核的总体设计及工作原理.在设计时采用功能模块的方法，分别设计数据协议处理模块、缓冲模块、定时模块等部分.充分利用同步时钟方法，提高了可靠性，有效解决了数据间干扰和亚稳态问题.经验证表明IP核的功能符合设计要求.最后经过物理验证，能够正确实现收发功能，且满足特定场合的应用.

Abstract

This article designs the ARINC429 bus protocol IP core based on FPGA.The integrated design and the operational principle of the IP core are given.With modular method

this design integrates the data protocol processing module

the data buffer module and timing module in one FPGA chip.Using the independent methods and synchronization ways of designing the encoder and decoder

it improves the reliability and lessens the interference between the data efficiently

and resolves the metastability issue.The validating result indicates that the functions of IP core could fit the designing demand.Through physical testing at last

the IP core can achieve every function and could be applied in series of situation.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

便携式ARINC429总线通信接口的设计与实现

一种基于共享缓存的星载数据交换架构设计

5G定位算法的FPGA加速设计研究

YOLO目标检测后处理算法的优化和硬件加速

基于FPGA的H.264可变块运动估计算法的优化及实现