高电源电压抑制、低功耗片上低压差线性稳压器的研究与设计

金禹铮; 付宇卓

Chinese

您当前的位置：

首页 >

文章列表页 >

高电源电压抑制、低功耗片上低压差线性稳压器的研究与设计

更新时间：2026-09-04

- 高电源电压抑制、低功耗片上低压差线性稳压器的研究与设计
- Research and Design of High PSR,Low power,Chip-level LDO
- 微电子学与计算机 2014年31卷第5期页码：163-166
- 作者机构：
  
  上海交通大学微电子学院,上海,200240
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2014
- 稿件说明：
移动端阅览
金禹铮, 付宇卓. 高电源电压抑制、低功耗片上低压差线性稳压器的研究与设计[J]. 微电子学与计算机, 2014, 31(5): 163-166.

JIN Yu-zheng, FU Yu-zhuo. Research and Design of High PSR,Low power,Chip-level LDO[J]. 2014, 31(5): 163-166.
金禹铮, 付宇卓. 高电源电压抑制、低功耗片上低压差线性稳压器的研究与设计[J]. 微电子学与计算机, 2014, 31(5): 163-166. DOI：

JIN Yu-zheng, FU Yu-zhuo. Research and Design of High PSR,Low power,Chip-level LDO[J]. 2014, 31(5): 163-166. DOI：

摘要

为了能更适合于片上集成，在提供稳定电压的同时降低输入电压的噪声，设计了一种新型片上CMOS低压差线性稳压器（LDO），其显著特点是静态电流很小，在3.3V供电电压下，只有10μA的静态电流，功耗很小，适合于片上低功耗集成使用.同时，对LDO的电源电压抑制（PSR）进行了改进，提出了一种有效地使PSR提高的方法，使PSR低频下达到了大约-45dB，最差的情况也能达到-20dB左右，对输入电源的纹波噪声有比较好的抑制作用，更加适合于对噪声敏感的电路集成.

Abstract

In order to reduce the input voltage noise while supplying a stable output voltage and integrate on-chip

a kind of new CMOS

chip-level LDO is proposed in this paper.One of the most notable features is that its quiescent current is quite low.With the 3.3Vpower supply

the quiescent current is only 10μA.So the power consumption is considerable for chip-level.Meanwhile

the power supply rejection (PSR) is also promoted with an effective PSR improved method

which can reach-45dB in low frequency and the worst case can also reach around-20dB.So it can better reject the power supply noise at the output and is suitable for noise-sensitive circuits.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

低功耗设计的双链电源关断策略的实现与验证

一种用于极低压boost系统的高效率电荷泵

基于区块链的AI生成内容溯源框架设计研究

基于改进RT-DETR的航拍小目标检测算法