10Gb/s自适应均衡器设计

黄灿灿; 刘辉华

Chinese

您当前的位置：

首页 >

文章列表页 >

10Gb/s自适应均衡器设计

更新时间：2026-09-04

- 10Gb/s自适应均衡器设计
- A Novel Architecture for 10 Gb/s CMOS Adaptive Equalizer
- 微电子学与计算机 2014年31卷第3期页码：173-176
- 作者机构：
  
  电子科技大学电子科学技术研究院,四川,成都,610054
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2014
- 稿件说明：
移动端阅览
黄灿灿, 刘辉华. 10Gb/s自适应均衡器设计[J]. 微电子学与计算机, 2014, 31(3): 173-176.

HUANG Can-can, LIU Hui-hua. A Novel Architecture for 10 Gb/s CMOS Adaptive Equalizer[J]. 2014, 31(3): 173-176.
黄灿灿, 刘辉华. 10Gb/s自适应均衡器设计[J]. 微电子学与计算机, 2014, 31(3): 173-176. DOI：

HUANG Can-can, LIU Hui-hua. A Novel Architecture for 10 Gb/s CMOS Adaptive Equalizer[J]. 2014, 31(3): 173-176. DOI：

摘要

提出了一种改进型的自适应均衡器结构，通过在自适应环路中引入频谱均衡技术，分离出随机性二进制数据中的高频与低频分量，并将二者之间的平均功率进行比较，产生表征信道衰减程度的电压信号，据此调整高频增益的大小.本次设计采用SMIC 0.13μm标准CMOS工艺，在1.2V电源电压下，能够对长度达80cm的FR4基板传输线进行有效的补偿，从而完成对10Gb/s随机性二进制数据的最优均衡.

Abstract

An adaptive equalizer incorporates spectrum-balancing technique to obviate the using of slicers.This circuit compares the low and high frequency components of the data spectrum and adjusts the boosting accordingly.Realized in SMIC 0.13μm CMOS technology

this circuit achieves a data rate of 10 Gb/s while compensating the 80 cm FR4 transmission line from a 1.2 V supply.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

低功耗设计的双链电源关断策略的实现与验证

基于反向体偏置的高增益稳定性高温运放设计

大模型发展综述：从BERT到Deepseek的技术演进

一种用于极低压boost系统的高效率电荷泵

基于多尺度融合与小目标增强的航拍车辆检测算法