基于Rocket-Chip开源处理器的CNN加速模块的设计及实现

杨维科; 贺光辉; 景乃锋

Chinese

您当前的位置：

首页 >

文章列表页 >

基于Rocket-Chip开源处理器的CNN加速模块的设计及实现

更新时间：2026-09-04

- 基于Rocket-Chip开源处理器的CNN加速模块的设计及实现
- Design and Implementation of CNN Acceleration Module Based on Rocket-Chip Open Source Processor
- 微电子学与计算机 2018年35卷第4期页码：17-21
- 作者机构：
  
  上海交通大学电子信息与电气工程学院,上海,200240
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2018
- 稿件说明：
移动端阅览
杨维科, 贺光辉, 景乃锋. 基于Rocket-Chip开源处理器的CNN加速模块的设计及实现[J]. 微电子学与计算机, 2018, 35(4): 17-21.

YANG Wei-ke, HE Guang-hui, JING Nai-feng. Design and Implementation of CNN Acceleration Module Based on Rocket-Chip Open Source Processor[J]. 2018, 35(4): 17-21.
杨维科, 贺光辉, 景乃锋. 基于Rocket-Chip开源处理器的CNN加速模块的设计及实现[J]. 微电子学与计算机, 2018, 35(4): 17-21. DOI：

YANG Wei-ke, HE Guang-hui, JING Nai-feng. Design and Implementation of CNN Acceleration Module Based on Rocket-Chip Open Source Processor[J]. 2018, 35(4): 17-21. DOI：

摘要

基于RISC-V开源指令集及Rocket-Chip开源处理器

提出了一种基于Eyeriss结构的卷积神经网络加速模块

并与处理器连接形成完整的系统.该加速器结构通过进行横向(卷积核权值)

纵向(输出计算结果)以及斜向(输入图像)的数据重用

大大减少了卷积层的时间消耗.此外

利用加州大学伯克利分校开发的Chisel3语言

一方面生成该系统的C语言模拟器进行调试

另一方面生成Verilog进行综合和布局布线.通过对LeNet-5手写数字识别网络及MNIST数据集进行测试

准确度、速度等都达到了令人满意的结果.

Abstract

Based on the RISC-V open source instruction set and Rocket-Chip open source processor

we propose a convolution neural network acceleration module based on Eyeriss structure and form a complete system with the processor connection. The accelerator structure greatly reduces the time consumption of the convolution layer by performing data reuse in the lateral (convolution core weight)

longitudinal (output calculation result) and oblique (input image). In addition

the use of the UCB developed Chisel3 language

on the one hand to generate the system C language simulator for debugging

on the other hand generate Verilog for integrated and layout and routing. Through the LeNet-5 handwritten digital identification network and MNIST data set

we achieved satisfactory results on speed and accuracy.

关键词

Keywords

references

陆志坚. 基于FPGA的卷积神经网络并行结构研究[D]. 哈尔滨: 哈尔滨工程大学, 2013.

Asanovic K, Avizienis R, Bachrach J, et al. The rocket chip generator[R]. EECS Department, University of California, Berkeley, 2016.

Chen Y H, Krishna T, Emer J S, et al. Eyeriss: an energy-efficient reconfigurable accelerator for deep convolutional neural networks[J]. IEEE Journal of Solid-State Circuits, 2017, 52(1): 127-138. DOI: 127

Waterman A, Lee Y, Patterson D A, et al. The risc-v instruction set manual, volume i: Base user-level isa[J]. Eecs Department, 2011, 7(9): 475 DOI: 475

Chen Y H, Emer J, Sze V. Eyeriss: A spatial architecture for energy-efficient dataflow for convolutional neural networks[C]//Computer Architecture (ISCA), 2016 ACM/IEEE 43rd Annual International Symposium on. Seoul, South Korea, IEEE, 2016: 367-379.

LeCun Y, Bottou L, Bengio Y, et al. Gradient-based learning applied to document recognition[J]. Proceedings of the IEEE, 1998, 86(11): 2278-2324. DOI: 2278

方睿, 刘加贺, 薛志辉, 等. 卷积神经网络的FPGA并行加速方案设计[J]. 计算机工程与应用, 2015, 51(8): 32-36. DOI: 32

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于指令串行融合的RISC-V向量处理器计算方法

基于RISC-V架构的系统级抗单粒子翻转加固设计

基于RISC-V处理器的TileLink与AXI4总线桥设计与实现

一种自适应可重构通用浮点加速器的设计

基于Chisel语言的RISC-V处理器设计技术